作者: xzcvb (再拼一下) 看板: Gossiping
標題: Re: [問卦] CPU時脈是不是已趨近極限
時間: Wed Jan 20 22:40:47 2010
推文有人說是製程機台 或是矽的極限，
其實都不是。
這極限的原理很簡單，高中物理到普通物理就可以懂.
IC晶片的製程的順序是，先在矽晶表面做出矽的電晶體，
然候再疊上用來導通的金屬線。
導通的金屬有分橫向(X軸 Y軸這平面)，以及縱向Via (Z軸)
它的圖示可以看一下這本書的封面：
http://img.infibeam.com/img/675e2ffc/591/9/9780521559591.jpg
有的線粗 有的細，是因為設計電流不同.
一層一層很多層。
剖面圖的話像這個：
http://tinyurl.com/yksk76c
白色是金屬 深色是介電質.
好，非常不幸的事情是，
金屬線跟線之間一定會有電容，
而金屬線本身會有電阻，
訊號在跑的時候，
不管是從0V 拉到 1V 或是 1V 降回 0V
這都會有延遲，
延遲來自它須完成對鄰近的電容充電或放電，
因此就慢了.
這個延遲高中物理或是普物叫做RC delay.
(另外還有電感問題，在極細導線也會有.)
問題來啦，這個RC delay可不可以降低呢？
簡單講降低電阻，或是降低電容
都可以降低RC delay
雞歪的問題來了，
越先進製程導線會越細，電阻也越大，(幹點一)
導線間距縮小，電容也會上升。(幹點二)
所以(一+二)越先進製程這問題越嚴重。
迫不得已，
填在導線間的介電材料，也需要降低介電係數(稱low K)。
不過，現在low K也已經用上了好幾代的製程了，
簡單講，電晶體是可以更快的，
不過被金屬導線拖住，
所以飆不上去。
再來呢？
還有個東西還沒用上，
真空，或是空氣，相對介電係數最低 (=1.0)
也就是導線還是金屬，金屬線與金屬線中間的材料
有一部份要架空留空氣或是真空，
(看第一張圖 想像一下)
這玩意叫做air gap....
為什麼還沒用上，
因為這製程太難纏了。
就我所知
IBM很熱衷air gap的技術.
一旦air gap問世，那晶片速度會直接跳一大截上去
但是大概再上去就上不了多少了.
所以，
現在多核心還是發展方向....
但是多核也有瓶頸，
多核的瓶頸在於晶片間的溝通，訊號跑不快，
為什麼不快？
因為晶片要把訊號送進送出，一定要經過bonding wire和 pad，
bonding wire和 pad長這個樣子：
http://home.2ic.cn/attachment/200906/5/258932_1244197939SkS3.jpg
打線的那個金屬平台叫做pad
pad面積不小，可能有65um X 65um.
它的寄生電容也不小，加上 wire 也有電阻，
所以
又來了
還是RC delay.
像Intel就很熱衷怎樣讓矽發光的技術。 (矽是很難發光的東西)
為什麼呢，
因為利用光通訊來連接多核的晶片
就躲掉了RC delay，
頻寬才能飆很高，
然後多核心效能會更強大。
目前的提案是Si製程上沉積厚厚的InP (三五族)
再做InP的光電元件在上面.
(聽起來是很貴的製程).
Intel, IBM野心都很大啊.
※ 引述《oyasmy (.....)》之銘言：
: 15年前出了133MHZ的奔騰
: 八年前CPU時脈就高達2.4G了
: 也就是七年增加了18倍
: 可是一直到今年最高時脈只到3.3G左右
: 七年增不到0.4倍...
: 所以現在只能往多核心方向發展
: 可是多核除非程式有支援 否則一點用處也沒有
: 但是很吃CPU又支援多核的程式很少 例如遊戲就很少支援多核的
: 所以
: 是不是往後的日子裡 遊戲畫面品質的提升將不像過去的突飛猛進
: 而會呈現很緩慢的進展狀態?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.38.155
[1;37m推 [33malove973 [m [33m:嗯 [m 01/20 22:41
[1;31m→ [33mtony121010 [m [33m:就是那個光 [m 01/20 22:41
[1;37m推 [33mjgpkhgadk [m [33m:看不懂 推專業 [m 01/20 22:42
耐心看一下，不難懂的...
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 22:43)
[1;37m推 [33meipduolc [m [33m:微軟表示:沒看到我們OS越來越弱嗎 [m 01/20 22:42
[1;37m推 [33mindomic [m [33m:專業文 [m 01/20 22:42
[1;37m推 [33mccps0711 [m [33m:恩 跟我腦中想像的雛形相差不遠 [m 01/20 22:42
[1;31m→ [33mauchunm [m [33m:鄉民個個都頭頭是道呢 呵呵 [m 01/20 22:42
[1;37m推 [33mBachika [m [33m:太專業 看不懂還是給推 [m 01/20 22:43
[1;37m推 [33maaax2 [m [33m:哦~~ [m 01/20 22:43
[1;37m推 [33mmikejr [m [33m:AMD出來面對! [m 01/20 22:43
[1;37m推 [33mcompression [m [33m:不管怎樣 台灣(或大陸)永遠是代工之王? [m 01/20 22:43
[1;37m推 [33mtenderman [m [33m:專業推~ 雖然看不太懂 專業八卦 推~~ [m 01/20 22:43
[1;37m推 [33mcheng135 [m [33m:恩 對阿對阿跟我想的一樣 (樓下快說對 [m 01/20 22:43
[1;37m推 [33mcobeycobey [m [33m:傳輸速度的極限就是光速.沒什麼好談的 [m 01/20 22:43
[1;31m→ [33mindomic [m [33m:amd輸到脫褲了 [m 01/20 22:43
[1;31m→ [33mfeliz5566 [m [33m:看不懂 [m 01/20 22:43
[1;37m推 [33mpttresident [m [33m:推了 [m 01/20 22:43
[1;37m推 [33mkingright [m [33m:嗯 [m 01/20 22:44
[1;37m推 [33mwidec [m [33m:幹 清流的專業文 [m 01/20 22:44
[1;37m推 [33mhank780420 [m [33m:微軟：桀桀桀，再來65535顆核心我也食的下啊 [m 01/20 22:44
[1;37m推 [33mplayerst [m [33m:可是之前說換GaAs基版可以讓時脈到10g耶= = [m 01/20 22:44
[1;37m推 [33myyc1217 [m [33m:接下來是skynet了 [m 01/20 22:44
[1;37m推 [33meipduolc [m [33m:用光傳蘇真的就是極限了 [m 01/20 22:44
[1;37m推 [33mdennisiver [m [33m:淺顯易懂^^ [m 01/20 22:44
[1;37m推 [33mknight30115 [m [33m:整段都看不到AMD 他哪裡輸到脫褲了= = [m 01/20 22:44
[1;37m推 [33macer0903 [m [33m:很專業 不過都看不懂 [m 01/20 22:44
[1;37m推 [33mkickmeout [m [33m:樓下不僅懂..還是研發部高手 [m 01/20 22:44
[1;31m→ [33mdennisiver [m [33m:因為AMD根本沒辦法拿上檯面來比.. [m 01/20 22:44
[1;31m→ [33meipduolc [m [33m:以後CPU不用加風扇就會很大一顆XD [m 01/20 22:44
[1;37m推 [33mvialter01 [m [33m:看不懂 [m 01/20 22:45
[1;37m推 [33mindomic [m [33m:樓樓上感謝幫我解答 顆顆 [m 01/20 22:45
[1;31m→ [33mPlayStation3 [m [33m:不是 是不扯扯AMD就顯得自己好像不懂 [m 01/20 22:45
[1;37m推 [33mPash77 [m [33m:現在哪一個多核在內部有用到 bonding wire 的? [m 01/20 22:45
[1;31m→ [33msakura000 [m [33m:不懂的買IBM股票就對了 [m 01/20 22:46
[1;37m推 [33mDCaty [m [33m:認真給個推 [m 01/20 22:46
[1;31m→ [33mindomic [m [33m:真酸阿~ [m 01/20 22:46
[1;31m→ [33mknight30115 [m [33m:聽說AMD的CPU是IBM代工的 而且相較IBM和Intel衝專利 [m 01/20 22:46
[1;37m推 [33mhayato57 [m [33m:居然還有阿托的Ni/Pd/Au製程圖…冏rz [m 01/20 22:46
沒待過封裝廠所以這部份...
[1;37m推 [33mzinner [m [33m:air gap真的可行嗎? [m 01/20 22:47
坦白說不知道。我一直覺得可行，可是現況好像卡在研發卡好久了...
[1;31m→ [33mknight30115 [m [33m:AMD比較像純粹在做生意= = [m 01/20 22:47
[1;37m推 [33msean456 [m [33m:GaAs是稀有元素阿＝ ＝ 很貴的 他的電子遷移率特好 [m 01/20 22:47
[1;37m推 [33madagio [m [33m:嗯 ! 跟我想的差不多 ~ [m 01/20 22:47
[1;37m推 [33melle [m [33m:好像老師的教法喔 [m 01/20 22:47
[1;37m推 [33mmmmbop [m [33m:這麼簡單 連樓下都知道 [m 01/20 22:47
[1;37m推 [33ma8330028 [m [33m:我想起了我組裝的etch機台 XD [m 01/20 22:47
[1;37m推 [33msunnywing [m [33m:喔 原來是這樣阿 [m 01/20 22:47
[1;31m→ [33mouyang [m [33m:台灣呢? 還是只能做代工? [m 01/20 22:47
[1;31m→ [33mandy199113 [m [33m:原來是這樣! [m 01/20 22:47
[1;37m推 [33mkuanun [m [33m:III-V 基板太貴了，所以才想用Si的當基板，然後在上面長 [m 01/20 22:48
[1;31m→ [33msean456 [m [33m:打線那邊還有電感問題 極高頻會產生電感效應 也是一個問題 [m 01/20 22:48
[1;37m推 [33mhaniah [m [33m:為什麼導線越細 電阻越大 [m 01/20 22:49
[1;31m→ [33mvialter01 [m [33m:SOGA [m 01/20 22:49
[1;31m→ [33mkuanun [m [33m:截面積越小 [m 01/20 22:49
[1;37m推 [33mpdaer [m [33m:水管越細 水越不容易流過一樣到李阿 [m 01/20 22:49
[1;37m推 [33mcpt [m [33m:挑個小錯 應該是 bond wire, 非 bound wire [m 01/20 22:49
Thank you.
[1;37m推 [33mYoungDiaw [m [33m:專業 [m 01/20 22:50
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 22:53)
[1;31m→ [33msean456 [m [33m:R＝ρL/A 截面積變小 電阻變大 [m 01/20 22:50
[1;37m推 [33mNasamit [m [33m:屌! [m 01/20 22:50
[1;31m→ [33mPlayStation3 [m [33m:我記得不是給特許帶的嗎-.-? [m 01/20 22:50
[1;37m推 [33mforever05520 [m [33m: [m 01/20 22:50
[1;37m推 [33mindomic [m [33m:那個公式好像打錯了.... [m 01/20 22:50
[1;31m→ [33msean456 [m [33m:真的嗎！？ [m 01/20 22:50
[1;31m→ [33mindomic [m [33m:矽個馬在下面 [m 01/20 22:51
[1;37m推 [33mmaxmedia [m [33m:身為固態電子組的...這些很簡單... [m 01/20 22:51
[1;31m→ [33mKimoG [m [33m:沒錯吧@@ [m 01/20 22:51
[1;31m→ [33msean456 [m [33m:我那不是西葛馬 [m 01/20 22:51
[1;37m推 [33mdolphinus [m [33m:是的, 這些其實是基本.... [m 01/20 22:51
[1;37m推 [33mfilla [m [33m:高中物理有RC delay? 是去在台大或清華上的吧..... [m 01/20 22:51
[1;37m推 [33mairanfernee [m [33m:雖然是高中物理 但有些架構還是得上過電子電路才會懂 [m 01/20 22:52
可能我記錯了？
[1;31m→ [33mindomic [m [33m:喔~~~我看錯了~~~哈哈哈,SORRY [m 01/20 22:52
[1;31m→ [33msean456 [m [33m:σ這才是西葛馬 [m 01/20 22:52
[1;31m→ [33mindomic [m [33m:看錯摟~~~SORRY [m 01/20 22:52
[1;37m推 [33mzaknafein [m [33m:你講的這些高中物理真的有教嗎=_= [m 01/20 22:52
大概我記錯，不過普物一定有教。
我很盡力的寫到白話，
前面所以推文說看不懂的我粉傷心。
[1;31m→ [33mairanfernee [m [33m:問題是這邊有多少鄉民是工學院 然後又學過電子電路的? [m 01/20 22:52
[1;37m推 [33mpdaer [m [33m:主因還是功耗+溫度啦 60HZ的PLL都出來了... [m 01/20 22:52
[1;37m推 [33mzeals [m [33m:對理工宅來說 這邊寫得很精簡但是清楚 推一個 [m 01/20 22:52
[1;37m推 [33mRefauth [m [33m:想像電線就是河道 電子像水在流 河道越小越流不動啦(電阻) [m 01/20 22:53
[1;31m→ [33mBlueApex [m [33m:高中物理有 不過這兩年高中物理刪掉電子學了 [m 01/20 22:53
[1;37m推 [33mplayerst [m [33m:感覺很多是電磁學才有教.... [m 01/20 22:53
[1;37m推 [33mmedama [m [33m:專業 [m 01/20 22:54
[1;37m推 [33mfilla [m [33m:60HZ? 少了一個次方吧? [m 01/20 22:54
[1;31m→ [33mairanfernee [m [33m:不過對工學院學生來說淺顯易懂 甚至講得比教授還清楚 [m 01/20 22:54
[1;37m推 [33mpower75927 [m [33m:看不懂...可是認真的文章還是給推 [m 01/20 22:54
[1;37m推 [33mclkdtm32 [m [33m:呵呵.... [m 01/20 22:54
[1;37m推 [33mAsucks [m [33m:難得出現我看得懂專業文，推一下，現在半導體業界問題不在 [m 01/20 22:54
[1;37m推 [33mZZZZ0 [m [33m:快推，別人才不會以為我們看不懂 [m 01/20 22:54
[1;37m推 [33mmayoee [m [33m:專業!!! [m 01/20 22:54
[1;31m→ [33mdolphinus [m [33m:PLL + VCO 60Hz? 這麼威... !? [m 01/20 22:54
XDDDD
[1;31m→ [33meva19452002 [m [33m:AMD不能亡!!! [m 01/20 22:55
[1;31m→ [33mAsucks [m [33m:能否把銅導線做的更細，這部分還好，問題在於integration [m 01/20 22:55
[1;37m推 [33mbahhy [m [33m:不錯 講的比一些學校教授還清楚 [m 01/20 22:55
[1;37m推 [33mhn771123 [m [33m:RC充放電所造成的延遲我在大學才學到耶= = [m 01/20 22:55
[1;37m推 [33ma8330028 [m [33m:製程:這片吃得這麼醜 良率怎麼會過 設備:怪我喔~ [m 01/20 22:55
[1;31m→ [33mfilla [m [33m:AMD不會亡好嗎 I社也不會讓他亡 [m 01/20 22:55
[1;31m→ [33mpdaer [m [33m:60G啦 ㄎㄎ [m 01/20 22:55
60G PLL嗎
真的有人做過嗎？
我想請問SPICE模擬的問題
(因為理論上用現有的SPICE會出鎚...)
[1;37m推 [33mcwfy [m [33m:SI/PI 訊號完整度 [m 01/20 22:56
[1;31m→ [33mpdaer [m [33m:60HZ真的太搞笑了XD.. [m 01/20 22:56
[1;31m→ [33mfilla [m [33m:ㄎㄎ [m 01/20 22:56
[1;37m推 [33mrogerable [m [33m:RLC全部登場之後情況會更歡樂 [m 01/20 22:56
[1;31m→ [33mEventis [m [33m:理論上基本電路學把RC放進去寫沒差,不過積分拿掉以後,暫態 [m 01/20 22:56
[1;31m→ [33mwyvernlee [m [33m:專業推!!可惜 CD 中 [m 01/20 22:57
[1;31m→ [33mrogerable [m [33m:多核心之後軟體跟硬體架構上遇到的問題也很歡樂 [m 01/20 22:57
[1;31m→ [33mEventis [m [33m:就沒得算,也就沒RC delay可偷帶了. [m 01/20 22:57
[1;37m推 [33mplayerst [m [33m:一般在設計會全用C OR 全L吧 [m 01/20 22:57
[1;37m推 [33msean456 [m [33m:不會阿 直流暫態穩態 有公式可以用 [m 01/20 22:57
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:01)
[1;37m推 [33mdongone [m [33m:沒錯!就是這樣!! (不懂也要裝懂) [m 01/20 22:58
[1;37m推 [33mpttresident [m [33m:現在air gap是不是卡在製程阿？ [m 01/20 22:58
[1;37m推 [33mCloudJ [m [33m:空氣的介電係數最低 這個有資料嗎？ [m 01/20 22:58
[1;37m推 [33mflydragon198 [m [33m:推專業，不知道量子電腦什麼時候會出現？ [m 01/20 22:58
[1;37m推 [33mAsucks [m [33m:TSV能避免wire bonding的缺點，但製程整合卻相當困難 [m 01/20 22:59
[1;37m推 [33mworkman168 [m [33m: [m 01/20 22:59
[1;37m推 [33mthisisnobody [m [33m:專業 清新 健康 [m 01/20 22:59
[1;37m推 [33mplayerst [m [33m:空氣的介電系數不是最低 最低是真空= = [m 01/20 22:59
一大氣壓的空氣K值=1.0006
真空K=1.0
差不多啦！
[1;37m推 [33mJanius [m [33m:這篇蠻潛顯易懂的!! （心虛） [m 01/20 22:59
[1;37m推 [33mfilla [m [33m:量子電腦已有人推出原型機了吧 但是量產?........... [m 01/20 22:59
[1;37m推 [33mkuanun [m [33m:沒辦法真空吧 怎麼弄 = =，真空又怎麼散熱 [m 01/20 23:00
製程的chamber本身就可以抽到近似真空。
之後再用Gap filling很低的CVD來蓋住
形成key hole.
真空散熱差 但是SiO2本來就散熱就很差
而且大家都可以靠radiation 來散熱.
不過填點inert gas進去應該無妨。
IBM自己也嗆說功耗可以降低的。
[1;37m推 [33mharry901 [m [33m:推一下 [m 01/20 23:00
[1;31m→ [33mplayerst [m [33m:就算不是真空 你用一個AIR GAP也很難散熱 [m 01/20 23:01
[1;31m→ [33mkuanun [m [33m:air gap 光是結構的穩定性就是大問題了 [m 01/20 23:01
[1;31m→ [33mReddick5566 [m [33m:文組完全看不懂....冏 [m 01/20 23:01
[1;37m推 [33mfansla [m [33m:是這樣嗎 如果你可以擁有10YEE個電晶體 你要選擇切更多 [m 01/20 23:01
[1;37m推 [33mbzbread [m [33m:只看得懂前半段, 後半段大概是我被當的地方...XDDD [m 01/20 23:01
[1;31m→ [33mfansla [m [33m:pipeline還是用多個核心.. [m 01/20 23:01
[1;37m推 [33mStevenchow [m [33m:高中物理不會教 RC充放電的問題 [m 01/20 23:02
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:06)
[1;31m→ [33mfansla [m [33m:多核心的目的就是分配運算資源啊 要衝速度就不需要多核心 [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:應該不難懂吧 原ＰＯ不要鑽牛角尖了... [m 01/20 23:03
[1;31m→ [33mStevenchow [m [33m:如果是高工的電子電機相關科系，基本電學下冊會講到 [m 01/20 23:03
[1;37m推 [33mnfsong [m [33m:專業推阿 [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:這個技術30多年前就成熟了.. [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:只是製成技術不先進 那個時候也有多核阿 就是超級電腦 [m 01/20 23:04
[1;31m→ [33mStevenchow [m [33m:關於RLC的暫態效應，然後高二才會教電子學 [m 01/20 23:04
[1;31m→ [33mPlayStation3 [m [33m:10人跑100M永遠不會突破9S 但是總和跑1000M9S有可能 [m 01/20 23:04
[1;37m推 [33mtyshowman [m [33m:推專業 不過高中好像沒教過幾個.. [m 01/20 23:04
[1;31m→ [33mStevenchow [m [33m:不過，製程方面的東西，要上大學才會講了 [m 01/20 23:04
[1;37m推 [33mfellmith [m [33m:InP阿 這種東西真的不好做 [m 01/20 23:05
[1;31m→ [33mPlayStation3 [m [33m:高中物理應該不會教這個W [m 01/20 23:05
[1;37m推 [33mDelicious0 [m [33m:喔喔 這我小學時就懂了^^ [m 01/20 23:05
[1;37m推 [33mdragon8844 [m [33m:快推 不然樓下會以為我聽不懂 [m 01/20 23:05
[1;37m推 [33mYHank [m [33m:說真的，電機宅宅的我看得都沒很順...多數人看不懂很正常 [m 01/20 23:05
[1;31m→ [33mfellmith [m [33m:而且In的東西本來就很貴....做這種的可能要用原子束 [m 01/20 23:05
[1;37m推 [33maccess7310 [m [33m:推一下 [m 01/20 23:05
[1;37m推 [33mInfinitySA [m [33m:極限是一定有 只是不知道在哪 [m 01/20 23:06
[1;31m→ [33mStevenchow [m [33m:CPU的時脈要再衝上去，可能要朱允武這些人多努力了 [m 01/20 23:06
[1;37m推 [33msilentgiant [m [33m:以後只要有潘朵拉的難得素 一切都不是問題 [m 01/20 23:06
[1;31m→ [33mStevenchow [m [33m:從材料本身去下手才有可能更快 [m 01/20 23:06
[1;31m→ [33mgaryian [m [33m:75g的pll兩年前就被做出來了... [m 01/20 23:07
[1;37m推 [33mkanebo998 [m [33m:國內有這種技術嗎?? [m 01/20 23:07
[1;37m推 [33mTimC [m [33m:太專業了...哪裡高中物理就能懂啊...=口= [m 01/20 23:08
[1;37m推 [33mQoo302 [m [33m:看得懂 還好我沒白念 科科 [m 01/20 23:08
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:11)
[1;37m推 [33mroger717 [m [33m:推一個 [m 01/20 23:08
[1;37m推 [33mpanasony [m [33m:原來最深澳的技術藏在最簡單的原理之中 推! [m 01/20 23:08
[1;37m推 [33ms006664 [m [33m:電機系淚推 之前搞這專題搞老半天搞不懂= = [m 01/20 23:09
[1;31m→ [33mbonkidd [m [33m:專業推~~~~~~ [m 01/20 23:10
[1;37m推 [33mgeesegeese [m [33m:你是內行 但重點是有無需求啊 [m 01/20 23:10
[1;37m推 [33mfilla [m [33m:75G PLL是指帥哥李在ISSCC發的那篇嗎 [m 01/20 23:11
[1;37m推 [33mgaryian [m [33m:而且還是台灣人 [m 01/20 23:11
[1;31m→ [33mgaryian [m [33m:是低 [m 01/20 23:12
[1;37m推 [33mdeathcustom [m [33m:YES!不過秘辛是～據說送了三四梯CHIP才量到～所以業界 [m 01/20 23:12
[1;31m→ [33mdeathcustom [m [33m:用不了～ [m 01/20 23:12
[1;37m推 [33mzaknafein [m [33m:我普物被當 後來就轉系了XD [m 01/20 23:13
[1;37m推 [33mMaligB [m [33m:而且CPU跑更快的話 EMI會越來越複雜 已經不是金鐘罩能搞定 [m 01/20 23:14
[1;31m→ [33mMaligB [m [33m:即便速度有到 但EMC法規沒過 一樣不能賣 [m 01/20 23:15
[1;37m推 [33mMOMONGANAITO [m [33m:明智的選擇 [m 01/20 23:15
[1;37m推 [33mwch6858 [m [33m:推 [m 01/20 23:16
[1;37m推 [33mpdaer [m [33m:75G的PLL要怎麼驗證?分享一下... [m 01/20 23:17
[1;37m推 [33mLatteXS [m [33m:完全看不懂 但是只好推XD [m 01/20 23:17
[1;37m推 [33mlouisman [m [33m:推 專業文 [m 01/20 23:17
[1;37m推 [33mchiachenyu [m [33m:在科技界的人應該都會知道 不過原PO寫得很清楚 [m 01/20 23:17
[1;37m推 [33mhjchang [m [33m: 專業 [m 01/20 23:22
[1;37m推 [33mBears [m [33m:剛好我是做Wire bonding的 [m 01/20 23:22
[1;31m→ [33mPash77 [m [33m:這種東西看看就好 [m 01/20 23:22
[1;37m推 [33mJaxis [m [33m:推～ 不過完全看不懂 XD [m 01/20 23:23
可能補充兩個地方
有版友指出，熱才是CPU的極限問題，
的確散熱的瓶頸很重要我忽略了.Sorry.
然而熱的問題根源也可以指向是RC delay問題，
因為RC delay太嚴重，所以要ㄍㄧㄥ更高電流的電晶體
高電流來驅動充放電速度才會被RC吃掉太多。
而高電流的電晶體，讓熱功率大幅提高，
也讓散熱成為問題。
Low K的優點一直都會提到low power，原因就是這樣。
也不能用60GHz的PLL來看待CPU的clock rate.
原因其一是PLL跑類比訊號，CPU跑數位訊息。兩者不可同日而語。
其二，PLL layout的interconnection架構比CPU簡單太多了
所以PLL可以放寬Metal spacing 放到很寬，
但是CPU不可能這樣玩.
個人解釋歡迎補充。
另外bonding wire 應該已經不用在CPU了.
不過RC 問題在interchip還是在.
現在用BGA嘛？
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:27)
[1;37m推 [33menjoyptt [m [33m:略懂而已, 但原po寫得不錯, 又有圖可以對照~ [m 01/20 23:25
[1;37m推 [33mzerosky [m [33m:您真內行 [m 01/20 23:25
[1;37m推 [33mtheonee [m [33m:好文 [m 01/20 23:26
[1;37m推 [33mmengche [m [33m:看八卦長知識 [m 01/20 23:27
[1;37m推 [33mMigratory [m [33m:推，專業...用心看一下應該能懂吧 [m 01/20 23:27
[1;37m推 [33mlwei781 [m [33m:tunneling 出來問題也會很大 [m 01/20 23:27
tunneling早就來了，
0.25um 製程 device就有
direct tunneling 0.13um 製程 就量得到.不過很小.
現在弄28nm Hi-K metal gate規避這問題，(好像是Intel先弄出來的)
不過衍生一堆新問題....
[1;37m推 [33mETAlien [m [33m:這篇有專業到!! [m 01/20 23:28
※ [1;32mAmdsLancelot [0;32m:轉錄至看板 cksh80th307 [m 01/20 23:30
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:34)
[1;37m推 [33mguanrulee [m [33m:最簡單的限制講法就是 EARLY EFFECT [m 01/20 23:30
[1;37m推 [33mdarkdog0430 [m [33m:我居然看的懂@@ 下一篇就天書了orz [m 01/20 23:33
[1;37m推 [33mtrumpete [m [33m:真正答案會不會是：個人電腦裡的軟體用不到這麼快時脈? [m 01/20 23:35
[1;37m推 [33matron [m [33m:讚 [m 01/20 23:35
[1;37m推 [33mkuanun [m [33m:樓樓上，不會，玻璃渣會幫你 [m 01/20 23:36
[1;37m推 [33mSadan [m [33m:專業 [m 01/20 23:38
[1;31m噓 [33mefiefi [m [33m:紅的明顯!! 那請問skin effect的影響呢? [m 01/20 23:38
影響導線的電等效電阻，
不過3~5GHz skin effect很嚴重嗎
不太記得了.
如果嚴重
連intercap model都要另外搞一套. (工程師: 幹)
[1;37m推 [33mYiShenHsieh [m [33m:顯卡技術做再好 畫面出不到也是沒用阿@@ [m 01/20 23:38
[1;37m推 [33mnotic [m [33m:所以INTEL朝COMPOUND Si前進跟用光傳遞訊息有關嗎? [m 01/20 23:40
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:43)
[1;37m推 [33mFlyinDeath [m [33m:光速影響的是latency，但真正重要的是頻寬(波段) [m 01/20 23:41
[1;31m→ [33mFlyinDeath [m [33m:光通訊是可以塞進更高的頻寬，跟光速反而沒啥太大關係 [m 01/20 23:41
[1;37m推 [33mliaso2 [m [33m:有看有推 [m 01/20 23:42
[1;37m推 [33mDomainT [m [33m:introduction of vlsi .... 原po講的太讚了 [m 01/20 23:43
[1;37m推 [33mpow [m [33m:你把chip-to-chip interconnect和on-cihp interconnect [m 01/20 23:44
[1;31m→ [33mpow [m [33m:還有一般邏輯之間的連結混在一起講....這樣有點混亂喔 [m 01/20 23:45
這我再檢討一下
今天感冒還沒好，頭很昏 @@
[1;37m推 [33munidon [m [33m:幹這太專業了，不推不行... [m 01/20 23:46
[1;37m推 [33mDecadentX [m [33m:air gap是不是裝風扇壓太大力 cpu就會扁掉? [m 01/20 23:47
外層靠封起來材料支撐吧 我猜.
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:51)
[1;37m推 [33milovepop [m [33m:超專業! [m 01/20 23:51
[1;37m推 [33mmstory [m [33m:我覺的C的影響不大，因為d 降A也會跟著降，二者一降C其實影 [m 01/20 23:51
[1;31m→ [33mmstory [m [33m:響很小，R的影響才是主要的吧 [m 01/20 23:51
您講到重點，d降的話 C沒爬高 但R就爬更高了.
製程上選則降d 因為d不降，
黃光蝕刻薄膜都會有困難。
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:54)
[1;31m→ [33mmstory [m [33m:當線路愈小，面積也一樣跟著變，不會只變d [m 01/20 23:52
[1;37m推 [33mscuderia [m [33m:好文！ [m 01/20 23:53
[1;37m推 [33mYiShenHsieh [m [33m:傳輸的Data rate才是真正最影響真實世界的 其他都還好 [m 01/20 23:55
[1;37m推 [33mjackchen1025 [m [33m:專業推! [m 01/20 23:59
[1;37m推 [33mcckkyle [m [33m:可以請教嗎? 那製程是甚麼意思65奈米 45奈米 32奈米 [m 01/21 00:16
Minimun feature size.
用來衡量製程的圖形，所能達到的尺吋。
嚴格一點的定義是 (Line width + space width) / 2
[1;37m推 [33mrinsoukan [m [33m:推 真期待技術突破的那天到來 [m 01/21 00:17
[1;37m推 [33mcoronach [m [33m:現在電腦大部分的效能瓶頸應該是I/O吧? so..CPU還夠快.. [m 01/21 00:17
[1;37m推 [33mtarget8917 [m [33m:你說的RC delay是指相位差90度嗎？ [m 01/21 00:17
http://en.wikipedia.org/wiki/RC_time_constant
[1;37m推 [33mUMAGA1229 [m [33m:專業 [m 01/21 00:23
[1;37m推 [33mdoubleXL [m [33m:趕快推 不然別人以為我看不懂= = [m 01/21 00:24
[1;37m推 [33mofafa [m [33m:喔 我懂了 嗎 [m 01/21 00:26
[1;37m推 [33mDSeditor [m [33m:感謝，真的淺顯，文科的都看懂了... [m 01/21 00:33
[1;37m推 [33mcentaur911 [m [33m:結構嚴謹 文筆流暢 實為佳作 美中不足的地方是我看不懂 [m 01/21 00:33
[1;37m推 [33mccucwc [m [33m:看八卦長知識 [m 01/21 00:47
[1;37m推 [33mjeromeshih [m [33m:推 [m 01/21 00:48
[1;37m推 [33mliquormania [m [33m:推 專業XDDDD [m 01/21 00:55
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:12)
[1;37m推 [33mwakuwaku [m [33m:CPU的封裝多已經不是用wire-bond的方式了 多是覆晶吧 [m 01/21 00:59
[1;37m推 [33mloveyanzi03 [m [33m:我耐心的看 還是不太懂XD [m 01/21 01:00
[1;31m→ [33mbluemkevin [m [33m:所謂幾奈米的製程是該世代DRAM的Half-pitch的長度來定 [m 01/21 01:06
[1;31m→ [33mbluemkevin [m [33m:義 [m 01/21 01:06
[1;31m→ [33mbluemkevin [m [33m:而pitch的定義是DRAM中Metal bit line相隔的距離加上 [m 01/21 01:08
[1;31m→ [33mbluemkevin [m [33m:bit line 本身的寬度 [m 01/21 01:09
原來已經有人回了,
多謝.
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:20)
[1;37m推 [33mArk727 [m [33m:氣隙用上去會很威猛 [m 01/21 01:16
[1;37m推 [33madvance760 [m [33m:專業..之前上電子學老師有提過為啥pentium4到3G多就上 [m 01/21 01:25
[1;31m→ [33madvance760 [m [33m:不去 有說啥RC的一堆有的沒的 不過我普物都忘光聽不懂 [m 01/21 01:25
[1;37m推 [33mECZEMA [m [33m:好感動~ 這裡果然是台灣! 十個有九個半都看得懂~ [m 01/21 01:27
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:38)
※ [1;32mnokei [0;32m:轉錄至看板 CHU-GO [m 01/21 01:50
[1;37m推 [33mhorsetail [m [33m:以前教MOS的教授有講解 結論是除非有突破性的材料出現 [m 01/21 01:55
[1;37m推 [33mbluesound [m [33m:熱的部份 可以用水冷...... [m 01/21 02:03
[1;31m→ [33mbluesound [m [33m:這裡的水當然不是指一般的水 而是指冷凝液 [m 01/21 02:04
[1;31m→ [33mbluesound [m [33m:利用熱對流來推動流體的自體循環來帶走晶片上的熱... [m 01/21 02:05
[1;31m→ [33mflash0576 [m [33m:air gap散熱有問題，optical interconnection最近intel [m 01/21 02:10
[1;31m→ [33mflash0576 [m [33m:已經有產品，不過還是chip-to-chip而已 [m 01/21 02:11
[1;31m→ [33mflash0576 [m [33m:intra-chip短時間還很難，因為PD跟光源佔的面積太大了 [m 01/21 02:12
[1;31m→ [33mflash0576 [m [33m:另外intel給我們lab一個計畫，不是用InP而是InAs量子點 [m 01/21 02:13
[1;31m→ [33mflash0576 [m [33m:樓上那個能在奈米尺度下克服表面張力和黏滯度問題的冷凝 [m 01/21 02:14
[1;37m推 [33md4 [m [33m:真是夠了 完全看不懂... [m 01/21 02:14
[1;31m→ [33mflash0576 [m [33m:液已經發明出來了嗎！？ [m 01/21 02:14
[1;37m推 [33mbrucel [m [33m:不是一開始說的答案而已,明明就是好幾個因素造成的困難 [m 01/21 02:19
[1;37m推 [33mpabear [m [33m:推一個~~~ [m 01/21 02:19
作者: eega (水色魚) 看板: Gossiping
標題: Re: [問卦] CPU時脈是不是已趨近極限
時間: Thu Jan 21 02:06:22 2010
※ 引述《xzcvb (再拼一下)》之銘言：
這邊其實是錯的...
: 簡單講降低電阻，或是降低電容
: 都可以降低RC delay
: 雞歪的問題來了，
: 越先進製程導線會越細，電阻也越大，(幹點一)
: 導線間距縮小，電容也會上升。(幹點二)
當製程的最小尺寸縮減 50% 的時候，導線的寬度與厚度通常也會是原來的
1/2，但是，長度也會變成 1/2，所以導線電阻只會是原來的兩倍。
電容的部分，線跟線之間的平行板電容，因為線的厚度跟長度只剩下一半了，
平行板的面積只剩下原來的 1/4，但是因為間隔拉近一半，所以電容為 1/2
RC 相乘之後，總 RC 常數是不變的。
但是先進製程通常還會伴隨著操作電壓的降低，所以即使你 RC 常數不變，
速度還是會變快。
low-K 材料會有幫助，但是不一定是必須。這類材料用起來問題多多，
除非有絕對把握，要不然真的沒人想玩這東西。
最近五年 CPU 時脈不再加快的原因有兩個，一個是當年 P4 衝時脈衝過頭。
新架構的總效能比較好，但是時脈看起來就是先倒退嚕再慢慢回到之前 P4
Netburst 架構的水準。
第二個原因是熱障壁， 90nm 之後的製程由於低臨界電壓，導致超高的
漏電流，而且這東西越熱越糟糕。本來數位 IC 的運作功率是正比於
電壓^2*頻率，現在還要加上漏電流導致的功率消耗。當你拉高高頻率
帶來的熱超過一定限度之後（取決於你的散熱系統的散熱能力），漏
電流的熱會形成正回饋效應，自己把自己烤焦... 這也是 intel 急急
忙忙換上 core2架構的主因， P4 時脈再加下去，賣 CPU 得附送小冰
箱一個，因為散熱片跟風扇已經擺不平功率問題了。
這問題在 65nm 之後被改善了不少，但是基本限制還是在。 PC 用的
晶片大致上就被限制在 130~180W 這一帶，在這個功率限制內，增加
核心數目是比增加頻率划算的。
但是增加核心數目之後就會撞上記憶體頻寬的障壁。以前雙通道 DDR2
就可以餵飽一個 P4 核心，但是四核心的 cpu 可能需要三到四個通道
才餵得飽，八核心的 cpu... 科科... RAM 應該要買不少條...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 60.250.198.7
[1;31m→ [33mjarry1007 [m [33m:我看了一下我的主機板最多可以插到16G [m 01/21 02:07
[1;31m→ [33myshsuken [m [33m:真糟糕 我看不懂 我還不夠宅 [m 01/21 02:09
[1;31m→ [33mcoldreflect [m [33m:幾通道跟插滿16g是無關的= =||| [m 01/21 02:09
[1;31m→ [33mPlayStation3 [m [33m: 的隨身碟 [m 01/21 02:09
[1;37m推 [33mlove1352 [m [33m:懂電腦跟宅是兩回事吧... [m 01/21 02:11
[1;37m推 [33mandy199113 [m [33m:嗯嗯 對阿!原來如此呢!! 我看不懂>"< [m 01/21 02:12
[1;37m推 [33mtyrande [m [33m:喔喔~ 原來是這樣子啊 我也看不懂 [m 01/21 02:13
[1;37m推 [33mmacroala [m [33m: VLSI AIC大複習 ＝ ＝ [m 01/21 02:13
[1;31m噓 [33mjoe6304105 [m [33m:可以請各位理工人轉到硬體板討論嗎 [m 01/21 02:14
[1;37m推 [33mluvwher [m [33m:可以插滿不代表主機板抓的到 1樓真的懂? [m 01/21 02:14
[1;37m推 [33mOpenGoodHate [m [33m:作這麼多核心出來，跟本是找軟體工程師麻煩 [m 01/21 02:15
[1;31m→ [33mshiningwing [m [33m:四核心但是HT變成八顆邏輯處理器該怎麼辦？ [m 01/21 02:15
[1;31m→ [33mmit28 [m [33m:傑瑞只說可插到16g，沒說16G都能用 [m 01/21 02:16
[1;31m→ [33mjarry1007 [m [33m:主機板說明書上寫可以插到16G 說明書要騙我我也沒辦法 [m 01/21 02:16
[1;31m→ [33mOpenGoodHate [m [33m:平行運算拆的好速度^n 拆不好就讓其他核心idle [m 01/21 02:17
[1;37m推 [33mhancke [m [33m:科科 看這種文章總比無窮無盡的廢文好 給推 [m 01/21 02:17
[1;31m→ [33mhaoh [m [33m:可以請沒知識的人自行離開八卦板嗎 顆顆 [m 01/21 02:18
[1;31m→ [33mouyang [m [33m:今天jarry 團隊應該是輪到文學院輪值 [m 01/21 02:18
[1;37m推 [33mshiningwing [m [33m:16G？我的X58平台DDR3最多也才六條12G，你16G哪來的？ [m 01/21 02:19
[1;37m推 [33mkuinochi [m [33m:期末考都考完了才來複習VLSI QQ [m 01/21 02:19
[1;31m→ [33mjarry1007 [m [33m:我也不知道 [m 01/21 02:19
[1;31m→ [33mjarry1007 [m [33m:說不定是賣電腦的騙我Q_Q [m 01/21 02:20
[1;31m→ [33mshiningwing [m [33m:不知道就不要亂講話，看了很想笑 [m 01/21 02:20
[1;31m→ [33mouyang [m [33m:有8GB 16GB 單隻的的模組吧 主要還是看CPU可以抓到多少 [m 01/21 02:22
[1;31m→ [33mouyang [m [33m:64bit cPU+64bit os 可以抓到多少記憶體? [m 01/21 02:22
[1;31m→ [33mPlayStation3 [m [33m:主機板有支援阿 單隻4GX4就是16G [m 01/21 02:22
[1;31m→ [33mjarry1007 [m [33m:我記得我的是16g沒錯 只是說明書不在手邊 有人嗆很大聲 [m 01/21 02:23
[1;37m推 [33mshiningwing [m [33m:重點是現在市面上一般販售的有哪個平台支援到單支8G、 [m 01/21 02:23
[1;31m→ [33meega [m [33m:重點是... 四通道要插滿四條效能才會滿足，不管 RAM 有多少 [m 01/21 02:23
[1;31m→ [33mshiningwing [m [33m:4G、16G的啊？ [m 01/21 02:23
[1;31m→ [33mPlayStation3 [m [33m:六條還可以6*32G 有看過像巧克力片的RAM嗎 [m 01/21 02:23
[1;31m→ [33mPlayStation3 [m [33m:你有16G開個EVEREST來看看阿 [m 01/21 02:24
[1;31m→ [33mshiningwing [m [33m:真要講的話，那我也能說我的能支援到48G啊="= [m 01/21 02:24
[1;31m→ [33meega [m [33m:現在雙通道的版子能不能餵飽4核CPU,其實是很微妙的... [m 01/21 02:24
[1;31m→ [33mouyang [m [33m:有錢有買的到啊 ..... [m 01/21 02:24
[1;37m推 [33mOpenGoodHate [m [33m:目前沒有四通道吧~只有三通道*2 [m 01/21 02:25
[1;31m→ [33mshiningwing [m [33m:重點現在「市面上一般販售」哪邊有單隻8G以上的模組？ [m 01/21 02:25
[1;31m→ [33mouyang [m [33m:4GB 零售市場應該有 8GB 16G 應該主打伺服器市場 [m 01/21 02:25
[1;31m→ [33mPlayStation3 [m [33m:開不出來就代表傑瑞你唬爛而已阿 [m 01/21 02:25
[1;31m→ [33mOpenGoodHate [m [33m:還有沒有8核心，只有4核心HT 可以同時跑八個執行緒 [m 01/21 02:25
[1;31m→ [33mPlayStation3 [m [33m:雙路X58有12個DIMM讓你插 [m 01/21 02:26
[1;31m→ [33mshiningwing [m [33m:我的就是樓上說的，i7 920(1366)HT 八個邏輯處理器 [m 01/21 02:26
標題: Re: [問卦] CPU時脈是不是已趨近極限
時間: Wed Jan 20 22:40:47 2010
推文有人說是製程機台 或是矽的極限，
其實都不是。
這極限的原理很簡單，高中物理到普通物理就可以懂.
IC晶片的製程的順序是，先在矽晶表面做出矽的電晶體，
然候再疊上用來導通的金屬線。
導通的金屬有分橫向(X軸 Y軸這平面)，以及縱向Via (Z軸)
它的圖示可以看一下這本書的封面：
http://img.infibeam.com/img/675e2ffc/591/9/9780521559591.jpg
有的線粗 有的細，是因為設計電流不同.
一層一層很多層。
剖面圖的話像這個：
http://tinyurl.com/yksk76c
白色是金屬 深色是介電質.
好，非常不幸的事情是，
金屬線跟線之間一定會有電容，
而金屬線本身會有電阻，
訊號在跑的時候，
不管是從0V 拉到 1V 或是 1V 降回 0V
這都會有延遲，
延遲來自它須完成對鄰近的電容充電或放電，
因此就慢了.
這個延遲高中物理或是普物叫做RC delay.
(另外還有電感問題，在極細導線也會有.)
問題來啦，這個RC delay可不可以降低呢？
簡單講降低電阻，或是降低電容
都可以降低RC delay
雞歪的問題來了，
越先進製程導線會越細，電阻也越大，(幹點一)
導線間距縮小，電容也會上升。(幹點二)
所以(一+二)越先進製程這問題越嚴重。
迫不得已，
填在導線間的介電材料，也需要降低介電係數(稱low K)。
不過，現在low K也已經用上了好幾代的製程了，
簡單講，電晶體是可以更快的，
不過被金屬導線拖住，
所以飆不上去。
再來呢？
還有個東西還沒用上，
真空，或是空氣，相對介電係數最低 (=1.0)
也就是導線還是金屬，金屬線與金屬線中間的材料
有一部份要架空留空氣或是真空，
(看第一張圖 想像一下)
這玩意叫做air gap....
為什麼還沒用上，
因為這製程太難纏了。
就我所知
IBM很熱衷air gap的技術.
一旦air gap問世，那晶片速度會直接跳一大截上去
但是大概再上去就上不了多少了.
所以，
現在多核心還是發展方向....
但是多核也有瓶頸，
多核的瓶頸在於晶片間的溝通，訊號跑不快，
為什麼不快？
因為晶片要把訊號送進送出，一定要經過bonding wire和 pad，
bonding wire和 pad長這個樣子：
http://home.2ic.cn/attachment/200906/5/258932_1244197939SkS3.jpg
打線的那個金屬平台叫做pad
pad面積不小，可能有65um X 65um.
它的寄生電容也不小，加上 wire 也有電阻，
所以
又來了
還是RC delay.
像Intel就很熱衷怎樣讓矽發光的技術。 (矽是很難發光的東西)
為什麼呢，
因為利用光通訊來連接多核的晶片
就躲掉了RC delay，
頻寬才能飆很高，
然後多核心效能會更強大。
目前的提案是Si製程上沉積厚厚的InP (三五族)
再做InP的光電元件在上面.
(聽起來是很貴的製程).
Intel, IBM野心都很大啊.
※ 引述《oyasmy (.....)》之銘言：
: 15年前出了133MHZ的奔騰
: 八年前CPU時脈就高達2.4G了
: 也就是七年增加了18倍
: 可是一直到今年最高時脈只到3.3G左右
: 七年增不到0.4倍...
: 所以現在只能往多核心方向發展
: 可是多核除非程式有支援 否則一點用處也沒有
: 但是很吃CPU又支援多核的程式很少 例如遊戲就很少支援多核的
: 所以
: 是不是往後的日子裡 遊戲畫面品質的提升將不像過去的突飛猛進
: 而會呈現很緩慢的進展狀態?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.38.155
[1;37m推 [33malove973 [m [33m:嗯 [m 01/20 22:41
[1;31m→ [33mtony121010 [m [33m:就是那個光 [m 01/20 22:41
[1;37m推 [33mjgpkhgadk [m [33m:看不懂 推專業 [m 01/20 22:42
耐心看一下，不難懂的...
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 22:43)
[1;37m推 [33meipduolc [m [33m:微軟表示:沒看到我們OS越來越弱嗎 [m 01/20 22:42
[1;37m推 [33mindomic [m [33m:專業文 [m 01/20 22:42
[1;37m推 [33mccps0711 [m [33m:恩 跟我腦中想像的雛形相差不遠 [m 01/20 22:42
[1;31m→ [33mauchunm [m [33m:鄉民個個都頭頭是道呢 呵呵 [m 01/20 22:42
[1;37m推 [33mBachika [m [33m:太專業 看不懂還是給推 [m 01/20 22:43
[1;37m推 [33maaax2 [m [33m:哦~~ [m 01/20 22:43
[1;37m推 [33mmikejr [m [33m:AMD出來面對! [m 01/20 22:43
[1;37m推 [33mcompression [m [33m:不管怎樣 台灣(或大陸)永遠是代工之王? [m 01/20 22:43
[1;37m推 [33mtenderman [m [33m:專業推~ 雖然看不太懂 專業八卦 推~~ [m 01/20 22:43
[1;37m推 [33mcheng135 [m [33m:恩 對阿對阿跟我想的一樣 (樓下快說對 [m 01/20 22:43
[1;37m推 [33mcobeycobey [m [33m:傳輸速度的極限就是光速.沒什麼好談的 [m 01/20 22:43
[1;31m→ [33mindomic [m [33m:amd輸到脫褲了 [m 01/20 22:43
[1;31m→ [33mfeliz5566 [m [33m:看不懂 [m 01/20 22:43
[1;37m推 [33mpttresident [m [33m:推了 [m 01/20 22:43
[1;37m推 [33mkingright [m [33m:嗯 [m 01/20 22:44
[1;37m推 [33mwidec [m [33m:幹 清流的專業文 [m 01/20 22:44
[1;37m推 [33mhank780420 [m [33m:微軟：桀桀桀，再來65535顆核心我也食的下啊 [m 01/20 22:44
[1;37m推 [33mplayerst [m [33m:可是之前說換GaAs基版可以讓時脈到10g耶= = [m 01/20 22:44
[1;37m推 [33myyc1217 [m [33m:接下來是skynet了 [m 01/20 22:44
[1;37m推 [33meipduolc [m [33m:用光傳蘇真的就是極限了 [m 01/20 22:44
[1;37m推 [33mdennisiver [m [33m:淺顯易懂^^ [m 01/20 22:44
[1;37m推 [33mknight30115 [m [33m:整段都看不到AMD 他哪裡輸到脫褲了= = [m 01/20 22:44
[1;37m推 [33macer0903 [m [33m:很專業 不過都看不懂 [m 01/20 22:44
[1;37m推 [33mkickmeout [m [33m:樓下不僅懂..還是研發部高手 [m 01/20 22:44
[1;31m→ [33mdennisiver [m [33m:因為AMD根本沒辦法拿上檯面來比.. [m 01/20 22:44
[1;31m→ [33meipduolc [m [33m:以後CPU不用加風扇就會很大一顆XD [m 01/20 22:44
[1;37m推 [33mvialter01 [m [33m:看不懂 [m 01/20 22:45
[1;37m推 [33mindomic [m [33m:樓樓上感謝幫我解答 顆顆 [m 01/20 22:45
[1;31m→ [33mPlayStation3 [m [33m:不是 是不扯扯AMD就顯得自己好像不懂 [m 01/20 22:45
[1;37m推 [33mPash77 [m [33m:現在哪一個多核在內部有用到 bonding wire 的? [m 01/20 22:45
[1;31m→ [33msakura000 [m [33m:不懂的買IBM股票就對了 [m 01/20 22:46
[1;37m推 [33mDCaty [m [33m:認真給個推 [m 01/20 22:46
[1;31m→ [33mindomic [m [33m:真酸阿~ [m 01/20 22:46
[1;31m→ [33mknight30115 [m [33m:聽說AMD的CPU是IBM代工的 而且相較IBM和Intel衝專利 [m 01/20 22:46
[1;37m推 [33mhayato57 [m [33m:居然還有阿托的Ni/Pd/Au製程圖…冏rz [m 01/20 22:46
沒待過封裝廠所以這部份...
[1;37m推 [33mzinner [m [33m:air gap真的可行嗎? [m 01/20 22:47
坦白說不知道。我一直覺得可行，可是現況好像卡在研發卡好久了...
[1;31m→ [33mknight30115 [m [33m:AMD比較像純粹在做生意= = [m 01/20 22:47
[1;37m推 [33msean456 [m [33m:GaAs是稀有元素阿＝ ＝ 很貴的 他的電子遷移率特好 [m 01/20 22:47
[1;37m推 [33madagio [m [33m:嗯 ! 跟我想的差不多 ~ [m 01/20 22:47
[1;37m推 [33melle [m [33m:好像老師的教法喔 [m 01/20 22:47
[1;37m推 [33mmmmbop [m [33m:這麼簡單 連樓下都知道 [m 01/20 22:47
[1;37m推 [33ma8330028 [m [33m:我想起了我組裝的etch機台 XD [m 01/20 22:47
[1;37m推 [33msunnywing [m [33m:喔 原來是這樣阿 [m 01/20 22:47
[1;31m→ [33mouyang [m [33m:台灣呢? 還是只能做代工? [m 01/20 22:47
[1;31m→ [33mandy199113 [m [33m:原來是這樣! [m 01/20 22:47
[1;37m推 [33mkuanun [m [33m:III-V 基板太貴了，所以才想用Si的當基板，然後在上面長 [m 01/20 22:48
[1;31m→ [33msean456 [m [33m:打線那邊還有電感問題 極高頻會產生電感效應 也是一個問題 [m 01/20 22:48
[1;37m推 [33mhaniah [m [33m:為什麼導線越細 電阻越大 [m 01/20 22:49
[1;31m→ [33mvialter01 [m [33m:SOGA [m 01/20 22:49
[1;31m→ [33mkuanun [m [33m:截面積越小 [m 01/20 22:49
[1;37m推 [33mpdaer [m [33m:水管越細 水越不容易流過一樣到李阿 [m 01/20 22:49
[1;37m推 [33mcpt [m [33m:挑個小錯 應該是 bond wire, 非 bound wire [m 01/20 22:49
Thank you.
[1;37m推 [33mYoungDiaw [m [33m:專業 [m 01/20 22:50
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 22:53)
[1;31m→ [33msean456 [m [33m:R＝ρL/A 截面積變小 電阻變大 [m 01/20 22:50
[1;37m推 [33mNasamit [m [33m:屌! [m 01/20 22:50
[1;31m→ [33mPlayStation3 [m [33m:我記得不是給特許帶的嗎-.-? [m 01/20 22:50
[1;37m推 [33mforever05520 [m [33m: [m 01/20 22:50
[1;37m推 [33mindomic [m [33m:那個公式好像打錯了.... [m 01/20 22:50
[1;31m→ [33msean456 [m [33m:真的嗎！？ [m 01/20 22:50
[1;31m→ [33mindomic [m [33m:矽個馬在下面 [m 01/20 22:51
[1;37m推 [33mmaxmedia [m [33m:身為固態電子組的...這些很簡單... [m 01/20 22:51
[1;31m→ [33mKimoG [m [33m:沒錯吧@@ [m 01/20 22:51
[1;31m→ [33msean456 [m [33m:我那不是西葛馬 [m 01/20 22:51
[1;37m推 [33mdolphinus [m [33m:是的, 這些其實是基本.... [m 01/20 22:51
[1;37m推 [33mfilla [m [33m:高中物理有RC delay? 是去在台大或清華上的吧..... [m 01/20 22:51
[1;37m推 [33mairanfernee [m [33m:雖然是高中物理 但有些架構還是得上過電子電路才會懂 [m 01/20 22:52
可能我記錯了？
[1;31m→ [33mindomic [m [33m:喔~~~我看錯了~~~哈哈哈,SORRY [m 01/20 22:52
[1;31m→ [33msean456 [m [33m:σ這才是西葛馬 [m 01/20 22:52
[1;31m→ [33mindomic [m [33m:看錯摟~~~SORRY [m 01/20 22:52
[1;37m推 [33mzaknafein [m [33m:你講的這些高中物理真的有教嗎=_= [m 01/20 22:52
大概我記錯，不過普物一定有教。
我很盡力的寫到白話，
前面所以推文說看不懂的我粉傷心。
[1;31m→ [33mairanfernee [m [33m:問題是這邊有多少鄉民是工學院 然後又學過電子電路的? [m 01/20 22:52
[1;37m推 [33mpdaer [m [33m:主因還是功耗+溫度啦 60HZ的PLL都出來了... [m 01/20 22:52
[1;37m推 [33mzeals [m [33m:對理工宅來說 這邊寫得很精簡但是清楚 推一個 [m 01/20 22:52
[1;37m推 [33mRefauth [m [33m:想像電線就是河道 電子像水在流 河道越小越流不動啦(電阻) [m 01/20 22:53
[1;31m→ [33mBlueApex [m [33m:高中物理有 不過這兩年高中物理刪掉電子學了 [m 01/20 22:53
[1;37m推 [33mplayerst [m [33m:感覺很多是電磁學才有教.... [m 01/20 22:53
[1;37m推 [33mmedama [m [33m:專業 [m 01/20 22:54
[1;37m推 [33mfilla [m [33m:60HZ? 少了一個次方吧? [m 01/20 22:54
[1;31m→ [33mairanfernee [m [33m:不過對工學院學生來說淺顯易懂 甚至講得比教授還清楚 [m 01/20 22:54
[1;37m推 [33mpower75927 [m [33m:看不懂...可是認真的文章還是給推 [m 01/20 22:54
[1;37m推 [33mclkdtm32 [m [33m:呵呵.... [m 01/20 22:54
[1;37m推 [33mAsucks [m [33m:難得出現我看得懂專業文，推一下，現在半導體業界問題不在 [m 01/20 22:54
[1;37m推 [33mZZZZ0 [m [33m:快推，別人才不會以為我們看不懂 [m 01/20 22:54
[1;37m推 [33mmayoee [m [33m:專業!!! [m 01/20 22:54
[1;31m→ [33mdolphinus [m [33m:PLL + VCO 60Hz? 這麼威... !? [m 01/20 22:54
XDDDD
[1;31m→ [33meva19452002 [m [33m:AMD不能亡!!! [m 01/20 22:55
[1;31m→ [33mAsucks [m [33m:能否把銅導線做的更細，這部分還好，問題在於integration [m 01/20 22:55
[1;37m推 [33mbahhy [m [33m:不錯 講的比一些學校教授還清楚 [m 01/20 22:55
[1;37m推 [33mhn771123 [m [33m:RC充放電所造成的延遲我在大學才學到耶= = [m 01/20 22:55
[1;37m推 [33ma8330028 [m [33m:製程:這片吃得這麼醜 良率怎麼會過 設備:怪我喔~ [m 01/20 22:55
[1;31m→ [33mfilla [m [33m:AMD不會亡好嗎 I社也不會讓他亡 [m 01/20 22:55
[1;31m→ [33mpdaer [m [33m:60G啦 ㄎㄎ [m 01/20 22:55
60G PLL嗎
真的有人做過嗎？
我想請問SPICE模擬的問題
(因為理論上用現有的SPICE會出鎚...)
[1;37m推 [33mcwfy [m [33m:SI/PI 訊號完整度 [m 01/20 22:56
[1;31m→ [33mpdaer [m [33m:60HZ真的太搞笑了XD.. [m 01/20 22:56
[1;31m→ [33mfilla [m [33m:ㄎㄎ [m 01/20 22:56
[1;37m推 [33mrogerable [m [33m:RLC全部登場之後情況會更歡樂 [m 01/20 22:56
[1;31m→ [33mEventis [m [33m:理論上基本電路學把RC放進去寫沒差,不過積分拿掉以後,暫態 [m 01/20 22:56
[1;31m→ [33mwyvernlee [m [33m:專業推!!可惜 CD 中 [m 01/20 22:57
[1;31m→ [33mrogerable [m [33m:多核心之後軟體跟硬體架構上遇到的問題也很歡樂 [m 01/20 22:57
[1;31m→ [33mEventis [m [33m:就沒得算,也就沒RC delay可偷帶了. [m 01/20 22:57
[1;37m推 [33mplayerst [m [33m:一般在設計會全用C OR 全L吧 [m 01/20 22:57
[1;37m推 [33msean456 [m [33m:不會阿 直流暫態穩態 有公式可以用 [m 01/20 22:57
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:01)
[1;37m推 [33mdongone [m [33m:沒錯!就是這樣!! (不懂也要裝懂) [m 01/20 22:58
[1;37m推 [33mpttresident [m [33m:現在air gap是不是卡在製程阿？ [m 01/20 22:58
[1;37m推 [33mCloudJ [m [33m:空氣的介電係數最低 這個有資料嗎？ [m 01/20 22:58
[1;37m推 [33mflydragon198 [m [33m:推專業，不知道量子電腦什麼時候會出現？ [m 01/20 22:58
[1;37m推 [33mAsucks [m [33m:TSV能避免wire bonding的缺點，但製程整合卻相當困難 [m 01/20 22:59
[1;37m推 [33mworkman168 [m [33m: [m 01/20 22:59
[1;37m推 [33mthisisnobody [m [33m:專業 清新 健康 [m 01/20 22:59
[1;37m推 [33mplayerst [m [33m:空氣的介電系數不是最低 最低是真空= = [m 01/20 22:59
一大氣壓的空氣K值=1.0006
真空K=1.0
差不多啦！
[1;37m推 [33mJanius [m [33m:這篇蠻潛顯易懂的!! （心虛） [m 01/20 22:59
[1;37m推 [33mfilla [m [33m:量子電腦已有人推出原型機了吧 但是量產?........... [m 01/20 22:59
[1;37m推 [33mkuanun [m [33m:沒辦法真空吧 怎麼弄 = =，真空又怎麼散熱 [m 01/20 23:00
製程的chamber本身就可以抽到近似真空。
之後再用Gap filling很低的CVD來蓋住
形成key hole.
真空散熱差 但是SiO2本來就散熱就很差
而且大家都可以靠radiation 來散熱.
不過填點inert gas進去應該無妨。
IBM自己也嗆說功耗可以降低的。
[1;37m推 [33mharry901 [m [33m:推一下 [m 01/20 23:00
[1;31m→ [33mplayerst [m [33m:就算不是真空 你用一個AIR GAP也很難散熱 [m 01/20 23:01
[1;31m→ [33mkuanun [m [33m:air gap 光是結構的穩定性就是大問題了 [m 01/20 23:01
[1;31m→ [33mReddick5566 [m [33m:文組完全看不懂....冏 [m 01/20 23:01
[1;37m推 [33mfansla [m [33m:是這樣嗎 如果你可以擁有10YEE個電晶體 你要選擇切更多 [m 01/20 23:01
[1;37m推 [33mbzbread [m [33m:只看得懂前半段, 後半段大概是我被當的地方...XDDD [m 01/20 23:01
[1;31m→ [33mfansla [m [33m:pipeline還是用多個核心.. [m 01/20 23:01
[1;37m推 [33mStevenchow [m [33m:高中物理不會教 RC充放電的問題 [m 01/20 23:02
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:06)
[1;31m→ [33mfansla [m [33m:多核心的目的就是分配運算資源啊 要衝速度就不需要多核心 [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:應該不難懂吧 原ＰＯ不要鑽牛角尖了... [m 01/20 23:03
[1;31m→ [33mStevenchow [m [33m:如果是高工的電子電機相關科系，基本電學下冊會講到 [m 01/20 23:03
[1;37m推 [33mnfsong [m [33m:專業推阿 [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:這個技術30多年前就成熟了.. [m 01/20 23:03
[1;31m→ [33mfansla [m [33m:只是製成技術不先進 那個時候也有多核阿 就是超級電腦 [m 01/20 23:04
[1;31m→ [33mStevenchow [m [33m:關於RLC的暫態效應，然後高二才會教電子學 [m 01/20 23:04
[1;31m→ [33mPlayStation3 [m [33m:10人跑100M永遠不會突破9S 但是總和跑1000M9S有可能 [m 01/20 23:04
[1;37m推 [33mtyshowman [m [33m:推專業 不過高中好像沒教過幾個.. [m 01/20 23:04
[1;31m→ [33mStevenchow [m [33m:不過，製程方面的東西，要上大學才會講了 [m 01/20 23:04
[1;37m推 [33mfellmith [m [33m:InP阿 這種東西真的不好做 [m 01/20 23:05
[1;31m→ [33mPlayStation3 [m [33m:高中物理應該不會教這個W [m 01/20 23:05
[1;37m推 [33mDelicious0 [m [33m:喔喔 這我小學時就懂了^^ [m 01/20 23:05
[1;37m推 [33mdragon8844 [m [33m:快推 不然樓下會以為我聽不懂 [m 01/20 23:05
[1;37m推 [33mYHank [m [33m:說真的，電機宅宅的我看得都沒很順...多數人看不懂很正常 [m 01/20 23:05
[1;31m→ [33mfellmith [m [33m:而且In的東西本來就很貴....做這種的可能要用原子束 [m 01/20 23:05
[1;37m推 [33maccess7310 [m [33m:推一下 [m 01/20 23:05
[1;37m推 [33mInfinitySA [m [33m:極限是一定有 只是不知道在哪 [m 01/20 23:06
[1;31m→ [33mStevenchow [m [33m:CPU的時脈要再衝上去，可能要朱允武這些人多努力了 [m 01/20 23:06
[1;37m推 [33msilentgiant [m [33m:以後只要有潘朵拉的難得素 一切都不是問題 [m 01/20 23:06
[1;31m→ [33mStevenchow [m [33m:從材料本身去下手才有可能更快 [m 01/20 23:06
[1;31m→ [33mgaryian [m [33m:75g的pll兩年前就被做出來了... [m 01/20 23:07
[1;37m推 [33mkanebo998 [m [33m:國內有這種技術嗎?? [m 01/20 23:07
[1;37m推 [33mTimC [m [33m:太專業了...哪裡高中物理就能懂啊...=口= [m 01/20 23:08
[1;37m推 [33mQoo302 [m [33m:看得懂 還好我沒白念 科科 [m 01/20 23:08
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:11)
[1;37m推 [33mroger717 [m [33m:推一個 [m 01/20 23:08
[1;37m推 [33mpanasony [m [33m:原來最深澳的技術藏在最簡單的原理之中 推! [m 01/20 23:08
[1;37m推 [33ms006664 [m [33m:電機系淚推 之前搞這專題搞老半天搞不懂= = [m 01/20 23:09
[1;31m→ [33mbonkidd [m [33m:專業推~~~~~~ [m 01/20 23:10
[1;37m推 [33mgeesegeese [m [33m:你是內行 但重點是有無需求啊 [m 01/20 23:10
[1;37m推 [33mfilla [m [33m:75G PLL是指帥哥李在ISSCC發的那篇嗎 [m 01/20 23:11
[1;37m推 [33mgaryian [m [33m:而且還是台灣人 [m 01/20 23:11
[1;31m→ [33mgaryian [m [33m:是低 [m 01/20 23:12
[1;37m推 [33mdeathcustom [m [33m:YES!不過秘辛是～據說送了三四梯CHIP才量到～所以業界 [m 01/20 23:12
[1;31m→ [33mdeathcustom [m [33m:用不了～ [m 01/20 23:12
[1;37m推 [33mzaknafein [m [33m:我普物被當 後來就轉系了XD [m 01/20 23:13
[1;37m推 [33mMaligB [m [33m:而且CPU跑更快的話 EMI會越來越複雜 已經不是金鐘罩能搞定 [m 01/20 23:14
[1;31m→ [33mMaligB [m [33m:即便速度有到 但EMC法規沒過 一樣不能賣 [m 01/20 23:15
[1;37m推 [33mMOMONGANAITO [m [33m:明智的選擇 [m 01/20 23:15
[1;37m推 [33mwch6858 [m [33m:推 [m 01/20 23:16
[1;37m推 [33mpdaer [m [33m:75G的PLL要怎麼驗證?分享一下... [m 01/20 23:17
[1;37m推 [33mLatteXS [m [33m:完全看不懂 但是只好推XD [m 01/20 23:17
[1;37m推 [33mlouisman [m [33m:推 專業文 [m 01/20 23:17
[1;37m推 [33mchiachenyu [m [33m:在科技界的人應該都會知道 不過原PO寫得很清楚 [m 01/20 23:17
[1;37m推 [33mhjchang [m [33m: 專業 [m 01/20 23:22
[1;37m推 [33mBears [m [33m:剛好我是做Wire bonding的 [m 01/20 23:22
[1;31m→ [33mPash77 [m [33m:這種東西看看就好 [m 01/20 23:22
[1;37m推 [33mJaxis [m [33m:推～ 不過完全看不懂 XD [m 01/20 23:23
可能補充兩個地方
有版友指出，熱才是CPU的極限問題，
的確散熱的瓶頸很重要我忽略了.Sorry.
然而熱的問題根源也可以指向是RC delay問題，
因為RC delay太嚴重，所以要ㄍㄧㄥ更高電流的電晶體
高電流來驅動充放電速度才會被RC吃掉太多。
而高電流的電晶體，讓熱功率大幅提高，
也讓散熱成為問題。
Low K的優點一直都會提到low power，原因就是這樣。
也不能用60GHz的PLL來看待CPU的clock rate.
原因其一是PLL跑類比訊號，CPU跑數位訊息。兩者不可同日而語。
其二，PLL layout的interconnection架構比CPU簡單太多了
所以PLL可以放寬Metal spacing 放到很寬，
但是CPU不可能這樣玩.
個人解釋歡迎補充。
另外bonding wire 應該已經不用在CPU了.
不過RC 問題在interchip還是在.
現在用BGA嘛？
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:27)
[1;37m推 [33menjoyptt [m [33m:略懂而已, 但原po寫得不錯, 又有圖可以對照~ [m 01/20 23:25
[1;37m推 [33mzerosky [m [33m:您真內行 [m 01/20 23:25
[1;37m推 [33mtheonee [m [33m:好文 [m 01/20 23:26
[1;37m推 [33mmengche [m [33m:看八卦長知識 [m 01/20 23:27
[1;37m推 [33mMigratory [m [33m:推，專業...用心看一下應該能懂吧 [m 01/20 23:27
[1;37m推 [33mlwei781 [m [33m:tunneling 出來問題也會很大 [m 01/20 23:27
tunneling早就來了，
0.25um 製程 device就有
direct tunneling 0.13um 製程 就量得到.不過很小.
現在弄28nm Hi-K metal gate規避這問題，(好像是Intel先弄出來的)
不過衍生一堆新問題....
[1;37m推 [33mETAlien [m [33m:這篇有專業到!! [m 01/20 23:28
※ [1;32mAmdsLancelot [0;32m:轉錄至看板 cksh80th307 [m 01/20 23:30
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:34)
[1;37m推 [33mguanrulee [m [33m:最簡單的限制講法就是 EARLY EFFECT [m 01/20 23:30
[1;37m推 [33mdarkdog0430 [m [33m:我居然看的懂@@ 下一篇就天書了orz [m 01/20 23:33
[1;37m推 [33mtrumpete [m [33m:真正答案會不會是：個人電腦裡的軟體用不到這麼快時脈? [m 01/20 23:35
[1;37m推 [33matron [m [33m:讚 [m 01/20 23:35
[1;37m推 [33mkuanun [m [33m:樓樓上，不會，玻璃渣會幫你 [m 01/20 23:36
[1;37m推 [33mSadan [m [33m:專業 [m 01/20 23:38
[1;31m噓 [33mefiefi [m [33m:紅的明顯!! 那請問skin effect的影響呢? [m 01/20 23:38
影響導線的電等效電阻，
不過3~5GHz skin effect很嚴重嗎
不太記得了.
如果嚴重
連intercap model都要另外搞一套. (工程師: 幹)
[1;37m推 [33mYiShenHsieh [m [33m:顯卡技術做再好 畫面出不到也是沒用阿@@ [m 01/20 23:38
[1;37m推 [33mnotic [m [33m:所以INTEL朝COMPOUND Si前進跟用光傳遞訊息有關嗎? [m 01/20 23:40
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:43)
[1;37m推 [33mFlyinDeath [m [33m:光速影響的是latency，但真正重要的是頻寬(波段) [m 01/20 23:41
[1;31m→ [33mFlyinDeath [m [33m:光通訊是可以塞進更高的頻寬，跟光速反而沒啥太大關係 [m 01/20 23:41
[1;37m推 [33mliaso2 [m [33m:有看有推 [m 01/20 23:42
[1;37m推 [33mDomainT [m [33m:introduction of vlsi .... 原po講的太讚了 [m 01/20 23:43
[1;37m推 [33mpow [m [33m:你把chip-to-chip interconnect和on-cihp interconnect [m 01/20 23:44
[1;31m→ [33mpow [m [33m:還有一般邏輯之間的連結混在一起講....這樣有點混亂喔 [m 01/20 23:45
這我再檢討一下
今天感冒還沒好，頭很昏 @@
[1;37m推 [33munidon [m [33m:幹這太專業了，不推不行... [m 01/20 23:46
[1;37m推 [33mDecadentX [m [33m:air gap是不是裝風扇壓太大力 cpu就會扁掉? [m 01/20 23:47
外層靠封起來材料支撐吧 我猜.
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:51)
[1;37m推 [33milovepop [m [33m:超專業! [m 01/20 23:51
[1;37m推 [33mmstory [m [33m:我覺的C的影響不大，因為d 降A也會跟著降，二者一降C其實影 [m 01/20 23:51
[1;31m→ [33mmstory [m [33m:響很小，R的影響才是主要的吧 [m 01/20 23:51
您講到重點，d降的話 C沒爬高 但R就爬更高了.
製程上選則降d 因為d不降，
黃光蝕刻薄膜都會有困難。
※ 編輯: xzcvb 來自: 122.120.38.155 (01/20 23:54)
[1;31m→ [33mmstory [m [33m:當線路愈小，面積也一樣跟著變，不會只變d [m 01/20 23:52
[1;37m推 [33mscuderia [m [33m:好文！ [m 01/20 23:53
[1;37m推 [33mYiShenHsieh [m [33m:傳輸的Data rate才是真正最影響真實世界的 其他都還好 [m 01/20 23:55
[1;37m推 [33mjackchen1025 [m [33m:專業推! [m 01/20 23:59
[1;37m推 [33mcckkyle [m [33m:可以請教嗎? 那製程是甚麼意思65奈米 45奈米 32奈米 [m 01/21 00:16
Minimun feature size.
用來衡量製程的圖形，所能達到的尺吋。
嚴格一點的定義是 (Line width + space width) / 2
[1;37m推 [33mrinsoukan [m [33m:推 真期待技術突破的那天到來 [m 01/21 00:17
[1;37m推 [33mcoronach [m [33m:現在電腦大部分的效能瓶頸應該是I/O吧? so..CPU還夠快.. [m 01/21 00:17
[1;37m推 [33mtarget8917 [m [33m:你說的RC delay是指相位差90度嗎？ [m 01/21 00:17
http://en.wikipedia.org/wiki/RC_time_constant
[1;37m推 [33mUMAGA1229 [m [33m:專業 [m 01/21 00:23
[1;37m推 [33mdoubleXL [m [33m:趕快推 不然別人以為我看不懂= = [m 01/21 00:24
[1;37m推 [33mofafa [m [33m:喔 我懂了 嗎 [m 01/21 00:26
[1;37m推 [33mDSeditor [m [33m:感謝，真的淺顯，文科的都看懂了... [m 01/21 00:33
[1;37m推 [33mcentaur911 [m [33m:結構嚴謹 文筆流暢 實為佳作 美中不足的地方是我看不懂 [m 01/21 00:33
[1;37m推 [33mccucwc [m [33m:看八卦長知識 [m 01/21 00:47
[1;37m推 [33mjeromeshih [m [33m:推 [m 01/21 00:48
[1;37m推 [33mliquormania [m [33m:推 專業XDDDD [m 01/21 00:55
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:12)
[1;37m推 [33mwakuwaku [m [33m:CPU的封裝多已經不是用wire-bond的方式了 多是覆晶吧 [m 01/21 00:59
[1;37m推 [33mloveyanzi03 [m [33m:我耐心的看 還是不太懂XD [m 01/21 01:00
[1;31m→ [33mbluemkevin [m [33m:所謂幾奈米的製程是該世代DRAM的Half-pitch的長度來定 [m 01/21 01:06
[1;31m→ [33mbluemkevin [m [33m:義 [m 01/21 01:06
[1;31m→ [33mbluemkevin [m [33m:而pitch的定義是DRAM中Metal bit line相隔的距離加上 [m 01/21 01:08
[1;31m→ [33mbluemkevin [m [33m:bit line 本身的寬度 [m 01/21 01:09
原來已經有人回了,
多謝.
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:20)
[1;37m推 [33mArk727 [m [33m:氣隙用上去會很威猛 [m 01/21 01:16
[1;37m推 [33madvance760 [m [33m:專業..之前上電子學老師有提過為啥pentium4到3G多就上 [m 01/21 01:25
[1;31m→ [33madvance760 [m [33m:不去 有說啥RC的一堆有的沒的 不過我普物都忘光聽不懂 [m 01/21 01:25
[1;37m推 [33mECZEMA [m [33m:好感動~ 這裡果然是台灣! 十個有九個半都看得懂~ [m 01/21 01:27
※ 編輯: xzcvb 來自: 122.120.38.155 (01/21 01:38)
※ [1;32mnokei [0;32m:轉錄至看板 CHU-GO [m 01/21 01:50
[1;37m推 [33mhorsetail [m [33m:以前教MOS的教授有講解 結論是除非有突破性的材料出現 [m 01/21 01:55
[1;37m推 [33mbluesound [m [33m:熱的部份 可以用水冷...... [m 01/21 02:03
[1;31m→ [33mbluesound [m [33m:這裡的水當然不是指一般的水 而是指冷凝液 [m 01/21 02:04
[1;31m→ [33mbluesound [m [33m:利用熱對流來推動流體的自體循環來帶走晶片上的熱... [m 01/21 02:05
[1;31m→ [33mflash0576 [m [33m:air gap散熱有問題，optical interconnection最近intel [m 01/21 02:10
[1;31m→ [33mflash0576 [m [33m:已經有產品，不過還是chip-to-chip而已 [m 01/21 02:11
[1;31m→ [33mflash0576 [m [33m:intra-chip短時間還很難，因為PD跟光源佔的面積太大了 [m 01/21 02:12
[1;31m→ [33mflash0576 [m [33m:另外intel給我們lab一個計畫，不是用InP而是InAs量子點 [m 01/21 02:13
[1;31m→ [33mflash0576 [m [33m:樓上那個能在奈米尺度下克服表面張力和黏滯度問題的冷凝 [m 01/21 02:14
[1;37m推 [33md4 [m [33m:真是夠了 完全看不懂... [m 01/21 02:14
[1;31m→ [33mflash0576 [m [33m:液已經發明出來了嗎！？ [m 01/21 02:14
[1;37m推 [33mbrucel [m [33m:不是一開始說的答案而已,明明就是好幾個因素造成的困難 [m 01/21 02:19
[1;37m推 [33mpabear [m [33m:推一個~~~ [m 01/21 02:19
作者: eega (水色魚) 看板: Gossiping
標題: Re: [問卦] CPU時脈是不是已趨近極限
時間: Thu Jan 21 02:06:22 2010
※ 引述《xzcvb (再拼一下)》之銘言：
這邊其實是錯的...
: 簡單講降低電阻，或是降低電容
: 都可以降低RC delay
: 雞歪的問題來了，
: 越先進製程導線會越細，電阻也越大，(幹點一)
: 導線間距縮小，電容也會上升。(幹點二)
當製程的最小尺寸縮減 50% 的時候，導線的寬度與厚度通常也會是原來的
1/2，但是，長度也會變成 1/2，所以導線電阻只會是原來的兩倍。
電容的部分，線跟線之間的平行板電容，因為線的厚度跟長度只剩下一半了，
平行板的面積只剩下原來的 1/4，但是因為間隔拉近一半，所以電容為 1/2
RC 相乘之後，總 RC 常數是不變的。
但是先進製程通常還會伴隨著操作電壓的降低，所以即使你 RC 常數不變，
速度還是會變快。
low-K 材料會有幫助，但是不一定是必須。這類材料用起來問題多多，
除非有絕對把握，要不然真的沒人想玩這東西。
最近五年 CPU 時脈不再加快的原因有兩個，一個是當年 P4 衝時脈衝過頭。
新架構的總效能比較好，但是時脈看起來就是先倒退嚕再慢慢回到之前 P4
Netburst 架構的水準。
第二個原因是熱障壁， 90nm 之後的製程由於低臨界電壓，導致超高的
漏電流，而且這東西越熱越糟糕。本來數位 IC 的運作功率是正比於
電壓^2*頻率，現在還要加上漏電流導致的功率消耗。當你拉高高頻率
帶來的熱超過一定限度之後（取決於你的散熱系統的散熱能力），漏
電流的熱會形成正回饋效應，自己把自己烤焦... 這也是 intel 急急
忙忙換上 core2架構的主因， P4 時脈再加下去，賣 CPU 得附送小冰
箱一個，因為散熱片跟風扇已經擺不平功率問題了。
這問題在 65nm 之後被改善了不少，但是基本限制還是在。 PC 用的
晶片大致上就被限制在 130~180W 這一帶，在這個功率限制內，增加
核心數目是比增加頻率划算的。
但是增加核心數目之後就會撞上記憶體頻寬的障壁。以前雙通道 DDR2
就可以餵飽一個 P4 核心，但是四核心的 cpu 可能需要三到四個通道
才餵得飽，八核心的 cpu... 科科... RAM 應該要買不少條...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 60.250.198.7
[1;31m→ [33mjarry1007 [m [33m:我看了一下我的主機板最多可以插到16G [m 01/21 02:07
[1;31m→ [33myshsuken [m [33m:真糟糕 我看不懂 我還不夠宅 [m 01/21 02:09
[1;31m→ [33mcoldreflect [m [33m:幾通道跟插滿16g是無關的= =||| [m 01/21 02:09
[1;31m→ [33mPlayStation3 [m [33m: 的隨身碟 [m 01/21 02:09
[1;37m推 [33mlove1352 [m [33m:懂電腦跟宅是兩回事吧... [m 01/21 02:11
[1;37m推 [33mandy199113 [m [33m:嗯嗯 對阿!原來如此呢!! 我看不懂>"< [m 01/21 02:12
[1;37m推 [33mtyrande [m [33m:喔喔~ 原來是這樣子啊 我也看不懂 [m 01/21 02:13
[1;37m推 [33mmacroala [m [33m: VLSI AIC大複習 ＝ ＝ [m 01/21 02:13
[1;31m噓 [33mjoe6304105 [m [33m:可以請各位理工人轉到硬體板討論嗎 [m 01/21 02:14
[1;37m推 [33mluvwher [m [33m:可以插滿不代表主機板抓的到 1樓真的懂? [m 01/21 02:14
[1;37m推 [33mOpenGoodHate [m [33m:作這麼多核心出來，跟本是找軟體工程師麻煩 [m 01/21 02:15
[1;31m→ [33mshiningwing [m [33m:四核心但是HT變成八顆邏輯處理器該怎麼辦？ [m 01/21 02:15
[1;31m→ [33mmit28 [m [33m:傑瑞只說可插到16g，沒說16G都能用 [m 01/21 02:16
[1;31m→ [33mjarry1007 [m [33m:主機板說明書上寫可以插到16G 說明書要騙我我也沒辦法 [m 01/21 02:16
[1;31m→ [33mOpenGoodHate [m [33m:平行運算拆的好速度^n 拆不好就讓其他核心idle [m 01/21 02:17
[1;37m推 [33mhancke [m [33m:科科 看這種文章總比無窮無盡的廢文好 給推 [m 01/21 02:17
[1;31m→ [33mhaoh [m [33m:可以請沒知識的人自行離開八卦板嗎 顆顆 [m 01/21 02:18
[1;31m→ [33mouyang [m [33m:今天jarry 團隊應該是輪到文學院輪值 [m 01/21 02:18
[1;37m推 [33mshiningwing [m [33m:16G？我的X58平台DDR3最多也才六條12G，你16G哪來的？ [m 01/21 02:19
[1;37m推 [33mkuinochi [m [33m:期末考都考完了才來複習VLSI QQ [m 01/21 02:19
[1;31m→ [33mjarry1007 [m [33m:我也不知道 [m 01/21 02:19
[1;31m→ [33mjarry1007 [m [33m:說不定是賣電腦的騙我Q_Q [m 01/21 02:20
[1;31m→ [33mshiningwing [m [33m:不知道就不要亂講話，看了很想笑 [m 01/21 02:20
[1;31m→ [33mouyang [m [33m:有8GB 16GB 單隻的的模組吧 主要還是看CPU可以抓到多少 [m 01/21 02:22
[1;31m→ [33mouyang [m [33m:64bit cPU+64bit os 可以抓到多少記憶體? [m 01/21 02:22
[1;31m→ [33mPlayStation3 [m [33m:主機板有支援阿 單隻4GX4就是16G [m 01/21 02:22
[1;31m→ [33mjarry1007 [m [33m:我記得我的是16g沒錯 只是說明書不在手邊 有人嗆很大聲 [m 01/21 02:23
[1;37m推 [33mshiningwing [m [33m:重點是現在市面上一般販售的有哪個平台支援到單支8G、 [m 01/21 02:23
[1;31m→ [33meega [m [33m:重點是... 四通道要插滿四條效能才會滿足，不管 RAM 有多少 [m 01/21 02:23
[1;31m→ [33mshiningwing [m [33m:4G、16G的啊？ [m 01/21 02:23
[1;31m→ [33mPlayStation3 [m [33m:六條還可以6*32G 有看過像巧克力片的RAM嗎 [m 01/21 02:23
[1;31m→ [33mPlayStation3 [m [33m:你有16G開個EVEREST來看看阿 [m 01/21 02:24
[1;31m→ [33mshiningwing [m [33m:真要講的話，那我也能說我的能支援到48G啊="= [m 01/21 02:24
[1;31m→ [33meega [m [33m:現在雙通道的版子能不能餵飽4核CPU,其實是很微妙的... [m 01/21 02:24
[1;31m→ [33mouyang [m [33m:有錢有買的到啊 ..... [m 01/21 02:24
[1;37m推 [33mOpenGoodHate [m [33m:目前沒有四通道吧~只有三通道*2 [m 01/21 02:25
[1;31m→ [33mshiningwing [m [33m:重點現在「市面上一般販售」哪邊有單隻8G以上的模組？ [m 01/21 02:25
[1;31m→ [33mouyang [m [33m:4GB 零售市場應該有 8GB 16G 應該主打伺服器市場 [m 01/21 02:25
[1;31m→ [33mPlayStation3 [m [33m:開不出來就代表傑瑞你唬爛而已阿 [m 01/21 02:25
[1;31m→ [33mOpenGoodHate [m [33m:還有沒有8核心，只有4核心HT 可以同時跑八個執行緒 [m 01/21 02:25
[1;31m→ [33mPlayStation3 [m [33m:雙路X58有12個DIMM讓你插 [m 01/21 02:26
[1;31m→ [33mshiningwing [m [33m:我的就是樓上說的，i7 920(1366)HT 八個邏輯處理器 [m 01/21 02:26
全站熱搜
留言列表