jackc碎碎念~~~

作者: Daredevi1 (三井) 看板: Tech_Job
標題: Re: [新聞] 領先全球 台灣開發出16奈米SRAM
時間: Tue Dec 15 21:25:54 2009

沒看到原文,但是這應該是用nano-imprint的技術在做的
主要是先做模板(1:1),然後直接contact光阻,加熱(有人用uv cure),但是看到他寫
"320度低溫微波活化" 那就應該是用微波讓光阻cross-linking.
至於N型鍺元件研究,我推測是他沒silicon strain的能力 所以用Ge當n channel
但是三五族要在目前logic裡面用還很早很早

nano-imprint這三年來,一直宣稱自己是sub-10nm solution,
但是事實上各家大廠也都是玩玩罷了,EUV的波長也才15nm,ebeam更小,
兩者其一發展完成之後,litho又將進入另一個十年穩定期...
有硬碟廠商已經開始在使用nano-imprint,但是硬碟的架構沒辦法與logic相比...


至於推文裡面有人說..."NB裡面SRAM能有多少"
事實上,目前的CPU80%的面積都是SRAM,真正的邏輯電路反而像是陪襯品....
各家大廠也是看1M 16M 32M SRAM yield當作良率指標....

另外,他所說的16nm SRAM 元件......要稍微解釋一下...
很久以前(.35um 時代),XX奈米技術是指黃光的解析度極限
但是現在一般logic晶圓廠說的XX奈米技術是指...poly gate的寬度(因為可以trim了)
而且除了xx奈米技術之外,另一個就是SRAM的面積了,同一個node, SRAM density也很重要
但是文中卻沒提到
順到一提,dram的xx奈米技術是指M1的線寬,跟logic不一樣
之前也看到有人推文說tsmc有40nm 甚至32nm的技術了,三星真鳥,dram還在50nm....etc
這是不正確的

所以我也很好奇他所謂的16nm是做到哪邊?
是單純的印個OD POLY? 還是做到M1? 還是真的有performance出來
下個technolgy node 15nm,大抵上還是會用193i來做,
intel也說他用triple exposure 理論上可以做到12nm....
所以nano-imprint 應該要看得更.....小






--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 192.12.88.3
※ 編輯: Daredevi1 來自: 192.12.88.3 (12/15 21:26)
[1;37m推 [33mluckyman186 [m [33m:閱! [m 12/15 21:45
[1;37m推 [33mljsnonocat2 [m [33m:內行... [m 12/15 21:46
[1;37m推 [33mbacardi [m [33m:高手!~~ [m 12/15 23:50
[1;31m→ [33megnaro123 [m [33m:SRAM不是都拿來測製程嗎? [m 12/16 02:56
[1;37m推 [33mmaxoj [m [33m:期待這系列的討論文.... 好像有發表在IEDM了 看看先~~ [m 12/16 10:43